

COMPUTACIÓN DIGITAL

UNIDAD 1 FUNDAMENTOS DE SISTEMAS DIGITALES

Ing. Marcelo Urbina. PhD.
Periodo 202650

Objetivo

Comprende y domina los fundamentos de los sistemas digitales.

Analiza, sintetiza y diseña circuitos electrónicos combinacional y secuencial

Contenido

CIRCUITOS SECUENCIALES

Flip flops

- Definiciones básicas
- Tipos de flip flops, tabla característica, tabla de transición y señal de reloj
- Diagrama de tiempos
- Aplicaciones

- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos

Definición

- Los circuitos biestables son aquellos que poseen dos estados estables que se pueden mantener por tiempo indefinido, lo que nos permite tener **almacenado un dato** en un dispositivo por el tiempo que se desee
- Existen dos tipos de biestables muy importantes: el **latch** y el **flip- flop**. Estos circuitos están compuestos por compuertas lógicas y lazos de retroalimentación y son considerados los circuitos básicos que constituyen los sistemas digitales.

- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos


Definición

- **El latch** es un circuito biestable asíncrono, es decir que sus salidas cambian en la medida en que sus entradas cambien.
- **El flip-flop** es un dispositivo secuencial síncronico que toma muestras de sus entradas y determina una salida sólo en los tiempos determinados por el reloj (CLK).
- La señal del reloj indica a los elementos de memoria cuando deben cambiar su estado.

- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos


Latch R-S

Latch R-S NOR Asíncrono



R	S	Q_t
0	0	No cambia
0	1	1
1	0	0
1	1	Prohibido

Latch R-S NAND Asíncrono





R	S	Q_t
0	0	Prohibido
0	1	0
1	0	1
1	1	No cambia

Flip - Flops

Contadores asincrónicos

- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos

Latch J-K




J	K	Q_t
0	0	No cambia
0	1	0
1	0	1
1	1	Modo complementado


- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos

FLIP_FLOP


S-R




J-K



D



T




Flip - Flops

Contadores asincrónicos

- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos

FLIP_FLOP SR



Entradas			Salidas	
CLK	S	R	Q	$\bar{Q}$
X	0	0	Q_0	$\bar{Q}_0$
↑	0	1	0	1
↑	1	0	1	0
↑	1	1	?	?



Tabla característica

S	R	Q_t	Q_{t+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	Prohi.	Indef.
1	1	Prohi.	Indef.

Tabla de transición

$Q^n \rightarrow Q^{n+1}$	S	R
$0 \rightarrow 0$	0	X
$0 \rightarrow 1$	1	0
$1 \rightarrow 0$	0	1
$1 \rightarrow 1$	X	0

Diagramas de tiempo




Flip - Flops

Contadores asincrónicos

- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos

FLIP_FLOP JK



Entradas			Salidas	
CLK	J	K	Q	$\bar{Q}$
↑	0	0	Q_0	$\bar{Q}_0$
↑	0	1	0	1
↑	1	0	1	0
↑	1	1	$\bar{Q}_0$	Q_0



Tabla característica

J	K	Q_t	Q_{t+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Tabla de transición

$Q^n \rightarrow Q^{n+1}$	J	K
0 → 0	0	X
0 → 1	1	X
1 → 0	X	1
1 → 1	X	0

Diagramas de tiempo




Flip - Flops

Contadores asincrónicos

- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos

FLIP_FLOP D



Entradas		Salidas	
CLK	D	Q	$\overline{Q}$
0	X	Q_0	$\overline{Q}_0$
1	X	Q_0	$\overline{Q}_0$
$\uparrow$	0	0	1
$\uparrow$	1	1	0

Diagramas de tiempo





Tabla característica

D	Q_t	Q_{t+1}
0	0	0
0	1	0
1	0	1
1	1	1

Tabla de transición

$Q^n \rightarrow Q^{n+1}$	D
$0 \rightarrow 0$	0
$0 \rightarrow 1$	1
$1 \rightarrow 0$	0
$1 \rightarrow 1$	1



Flip - Flops

Contadores asincrónicos

- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos

FLIP_FLOP T




Tabla característica



T	Q_t	Q_{t+1}
0	0	0
0	1	1
1	0	1
1	1	0

Entradas		Salidas	
CLK	T	Q	$\bar{Q}$
0	X	Q_0	$\bar{Q}_0$
1	X	Q_0	$\bar{Q}_0$
$\uparrow$	0	Q_0	$\bar{Q}_0$
$\uparrow$	1	$\bar{Q}_0$	Q_0


Tabla de transición

$Q^n \rightarrow Q^{n+1}$	T
$0 \rightarrow 0$	0
$0 \rightarrow 1$	1
$1 \rightarrow 0$	1
$1 \rightarrow 1$	0

Diagramas de tiempo



Cundo coincide el flanco con el cambio de nivel en las señales de entrada de los flip-flops Se debe tomar como valor el nivel al que llega la señal.




- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos

Entradas Asíncronas

Son aquellas entradas que afectan a la salida independientemente de el estado de las entradas síncronas (R-S, D, J-K y T) y de la señal de reloj.

Son dos:


- SET (S) o PRESET (PR). Al activarla, provoca que la salida Q se ponga a "1"
- RESET (R) o CLEAR (CLR). Un nivel activo en esta entrada, resetea (pone a 0) la salida Q.




- Definiciones básicas
- Tipos de latch y flip flops
- Tabla característica, de transición y diagrama de tiempos

Entradas Asíncronas

Flip-flop J-K con entradas asíncronas Preset/Clear



J	K	CLK	PR	CL	Q_t
X	X	X	0	1	1
X	X	X	1	0	0
0	0		1	1	No cambia
1	0		1	1	1
0	1		1	1	0
1	1		1	1	Complementado



Circuitos integrados Comerciales

Flip – Flop J-K:

- **7473** Flip-Flop J-K Dual activo por flanco negativo con terminal CLEAR.
- **7476** Flip-Flop J-K Dual activo por flanco negativo con terminales PRESET Y CLEAR.
- **74107** Flip-Flop J-K Dual activo por flanco negativo con terminal CLEAR.
- **74109** Flip-Flop J-K Dual activo por flanco positivo con terminales PRESET Y CLEAR.
- **74112** Flip-Flop J-K Dual activo por flanco negativo con terminales PRESET Y CLEAR.

Circuitos integrados Comerciales

Flip-Flop D:

- **7474** Flip-Flop D Dual activo por flanco positivo con PRESET y CLEAR.
- **74174** Flip-Flop D Hex activo por flanco negativo con CLEAR.
- **74175** Flip-Flop D Quad activo por flanco negativo con CLEAR.
- **74273** Flip-Flop D Octal activo por flanco negativo con CLEAR.
- **74374** Flip-Flop D Octal activo por flanco negativo.

Circuitos integrados Comerciales

Latch S-R:

- 74279 Latch S-R Quad.

Latch D:

- 7475 Latch D Quad.
- 74373 Latch D Octal.

- Introducción
- Módulo del contador
- Circuitos
- Circuito antirebotes

Contador

Los contadores son circuitos secuenciales cuya salida representa el número de impulsos que se han aplicado a la entrada de control CLK.

Está formado por Flip-Flops conectados entre si. El número máximo de conteo es $2^N - 1$, donde N es el número de Flip-Flops.

Módulo de un contador



El módulo de un contador depende de la cantidad de estados para los cuales fue diseñado. Por ejemplo:

- Si un contador realiza una secuencia desde 0 hasta 15, posee 16 estados posibles, por lo que se denomina contador módulo 16 o, de forma abreviada, contador mod-16.
- De igual manera, si el contador realiza una cuenta de 0 a 9, tendrá 10 estados y se conocerá como contador módulo 10 o contador mod-10.

- Introducción
- Módulo del contador
- Circuitos
- Circuito antirebotes

Contador 1 bit

Entradas J y K se le aplica un nivel “1” (implica que el flip flop JK están en modo complementado).




- Introducción
- Módulo del contador
- Circuitos
- Circuito antirebotes

Contador asíncrono ascendente

En los contadores asíncronos, la señal de reloj, solo se aplica al primer flip-flop (el que entrega bit menos significativo LSB).

El resto lo recibe del nivel de la salida Q del flip-flop anterior.

A las entradas J y K de todos los flip-flop, se les aplica un nivel "1"




- Introducción
- Módulo del contador
- Circuitos
- Circuito antirebotes

Contador asíncrono descendente

Como en el caso anterior, solo el primer flip-flop es controlado directamente por la señal de reloj.

Las entradas J y K de cada flip-flop, tienen aplicado un nivel alto (1).

Las entradas CLK del resto de los flip-flop es controlada por la señal $\bar{Q}$ del flip-flop anterior.



Realizar los siguientes diseños

1. Contador asíncrono mod-16 ascendente.
 2. Contador asíncrono mod-16 descendente.
 3. Contador asíncrono mod-16 ascendente / descendente.
 4. Contador asíncrono mod-10 ascendente (0-9)
-
- Realizar el diseño.
 - Realizar el diagrama de tiempos.
 - Realizar la simulación.